Investigador Responsable
Angel Abusleme: Realizó sus estudios de enseñanza básica y media en el Colegio San Pedro Nolasco, entre los años 1981 y 1992. En 1993 ingresó a la Escuela de Ingeniería de la Pontificia Universidad Católica de Chile. En 1999 fue premiado con la Beca Shell para estudios de postgrado. En el año 2000 obtuvo el título de Ingeniero Civil Electricista y el grado de Magister en Ciencias de la Ingeniería, especialización Control Automático, ambos con la máxima distinción.
En el año 2001 ingresó al Departamento de Ingeniería Electrica de la Pontificia Universidad Católica de Chile, desempeñándose como Profesor Instructor Asociado. En ese mismo año obtuvo los premios "Ingeniero Mejor Graduado Año 2000", otorgado por el Colegio de Ingenieros de Chile, y "Roberto Ovalle Aguirre", entregado por el Instituto de Ingenieros de Chile.
En 2003 obtuvo la beca Presidente de la República para realizar estudios de doctorado en el extranjero. Realizó sus estudios de doctorado en el Departamento de Ingeniería Eléctrica, Stanford University en el área de diseño de circuitos integrados de señales mixtas. Obtuvo el grado de PhD en 2011, habiendo defendido satisfactoriamente la tesis titulada "The Bean: A Pulse Processor for a Particle Physics Experiment".
Actualmente se desempeña como profesor del Departamento de Ingeniería Eléctrica, Pontificia Universidad Católica de Chile.
En el año 2001 ingresó al Departamento de Ingeniería Electrica de la Pontificia Universidad Católica de Chile, desempeñándose como Profesor Instructor Asociado. En ese mismo año obtuvo los premios "Ingeniero Mejor Graduado Año 2000", otorgado por el Colegio de Ingenieros de Chile, y "Roberto Ovalle Aguirre", entregado por el Instituto de Ingenieros de Chile.
En 2003 obtuvo la beca Presidente de la República para realizar estudios de doctorado en el extranjero. Realizó sus estudios de doctorado en el Departamento de Ingeniería Eléctrica, Stanford University en el área de diseño de circuitos integrados de señales mixtas. Obtuvo el grado de PhD en 2011, habiendo defendido satisfactoriamente la tesis titulada "The Bean: A Pulse Processor for a Particle Physics Experiment".
Actualmente se desempeña como profesor del Departamento de Ingeniería Eléctrica, Pontificia Universidad Católica de Chile.
Alumnos de Doctorado
Jorge Gómez Mir estudió Ingeniería Civil Eléctrica en la Universidad de los Andes de Chile donde obtuvo el premio al mejor promedio de egreso y el premio Universidad de los Andes. Actualmente es estudiante de doctorado de la Pontificia Universidad Católica de Chile. Su tema de investigación es el diseño de topologías neuromórficas mediante el uso de memristores.
Cristóbal Alessandri estudió Ingeniería Eléctrica en la Pontificia Universidad Católica de Chile. Actualmente es estudiante de doctorado en la misma universidad y en University of Notre Dame. Sus temas de investigación comprenden conversores ADC basados en líneas de delay (Delay line ADC), procesamiento de señal de bajo ruido para CCDs científicos mediante multiples muestras filtradas digitalmente, y transistores de efecto túnel.
Alumnos de Magister
Pablo Walker: Estudiante de Ingeniería Civil Electricista y Magister en Ciencias de la Ingeniería de la Pontificia Universidad Católica de Chile. Actualmente se encuentra trabajando en pruebas de desempeño para small strip Thin Gap Chambers (sTGC), detectores que serán instalados en el experimento ATLAS (CERN) como parte del Phase-1 upgrade del espectrómetro de muones.
Juan Andrés Bozzo: Estudiante de Magister. Actualmente se encuentra realizando una pasantía de investigación en Texas A&M, bajo la supervisión del Profesor José Silva-Martínez, en asuntos relacionados con técnicas de calibración para conversores análogo-digital de alto desempeño.
Matías Henríquez: Estudiante de Ingeniería Civil Eléctrica y Magíster en Ciencias de la Ingeniería. Su investigación se enfoca en el análisis y desempeño de la electrónica de front-end para experimentos de física de partículas. Inicialmente se ha enfocado en el estudio de ruido en tecnologías CMOS utilizada en el diseño de amplificadores de carga.
Alumnos Memoristas
Wladimir Araya: Estudiante egresado de Ingeniería Civil Eléctrica. Actualmente me encuentro desarrollando mi Memoria de grado, la cual consiste en el desarrollo de una plataforma de prueba para la segunda iteración de The Bean, un circuito integrado de aplicación especifica, el cual fue desarrollado para satisfacer las necesidades de instrumentación del BeamCal, un detector del International Linear Collider. Esta plataforma debe contar tanto con la electrónica necesaria, como con la programación de una FPGA, para implementar su respectivo control, y los protocolos de comunicación necesarios para la interfaz con un computador.
Alumnos de Investigación en Pregrado
Agustín Campeny
Juan Pablo Elorrieta
José Joaquín Mendoza
Dan Berezin
Juan Pablo Elorrieta
José Joaquín Mendoza
Dan Berezin
Exalumnos
Matías Jara (MSc 2015): Estudió Ingeniería Civil Electricista y obtuvo su Magister en Ciencias de la Ingeniería de la Pontificia Universidad Católica de Chile en 2016, graduándose con distinción máxima. El título de su tesis es "Passive reference-sharing SAR ADC for ultra low power applications". La compartición pasiva de referencia (PRS) es una reciente topología para conversores análogo-digital (ADC) de registro de aproximaciones sucesivas (SAR) que emplea capacitores de igual tamaño para el arreglo del conversor digital-análogo (DAC). Esta caracteríistica permite utilizar áreas menores de silicio y operar con una gran eficiencia energética en conversores de resolución media. En este trabajo se presenta un completo estudio del PRS SAR ADC, analizando su espacio de diseño y los límites del desempeño. Basado en este análisis, se propone e implementa un diseño óptimo para un ADC de 8 bits utilizando un proceso tecnológico de 0.13 um, con una superficie total de 0.024 mm2. Resultados de simulaciones reportan una cifra de mérito (FOM) de 35.4 fJ/conv-step, un número efectivo de bits (ENOB) de 7.32 bits y un consumo total de 11.78 uW empleando una frecuencia de muestro de 2.08 MS/s. Estas cifras hacen que el conversor de datos propuesto sea apto para su uso en aplicaciones de bajo consumo de potencia, tales como redes de sensores inalámbricos y dispositivos biomédicos. Por último, un chip fue enviado a fabricar para medir el desempeño real del conversor propuesto.
Braulio Cancino (MSc 2015): Estudió Ingeniería Eléctrica y obtuvo su Magister en Ciencias de la Ingeniería en la Pontificia Universidad Católica de Chile en 2016, graduándose con distinción máxima. El título de su tesis es "Estudio, diseño e implementación de un driver de reloj para CCDS utilizando la fuente de corriente de Howland mejorada". Los detectores CCD son dispositivos ampliamente utilizados en la astronomía que cumplen la función de generar carga eléctrica medible a partir de fotones. El proceso de lectura de los CCDs implica una etapa de transferencia de carga, la cual traslada la carga recolectada en cada pixel hacia los amplificadores de salida. Este proceso se realiza mediante la variación del voltaje aplicado a los electrodos de cada pixel del detector. Parámetros de las señales de lectura tales como la excursión de voltaje, tiempos de subida/bajada y tasa de subida/bajada, se relacionan en forma directa con el desempeño del proceso de transferencia de carga. Si consideramos la naturaleza capacitiva de los pixeles del CCD, los drivers de generación de señales de lectura existentes no son eficaces, debido a que el control de la forma de onda se realiza mediante un amplificador de voltaje. Esta arquitectura de control no permite establecer con precisión la tasa de subida/bajada de la señal de voltaje, ya que su establecimiento siempre respetará la respuesta dinámica del amplificador. Este trabajo estudia y propone el uso de la fuente de corriente de Howland mejorada para generar las señales de reloj para la lectura de los CCDs. Esta idea aprovecha la característica capacitiva de los pixeles del CCD, lo que permite establecer con precisión la tasa de subida/bajada de las señales de lectura, y en consecuencia, mejorar el desempeño del proceso de transferencia de carga.
Ignacio Passalacqua (Ingeniero Civil Electricista): "procesamiento de señal de bajo ruido para CCDs científicos mediante múltiples muestras filtradas digitalmente". Su principal responsabilidad radica en el desarrollo del hardware, software y firmware necesario para la recolección de datos empíricos que demuestren la efectividad del método de procesamiento de señal que el grupo de investigación está desarrollando actualmente.
Diego Ávila (MSc 2014): Actualmente trabaja en Optiver (Holanda). Discrete-time noise filtering for pulse processing in particle physics experiments. Particle Physics is the branch of physics that studies the fundamental constituents of matter and radiation, and their mutual interactions. The main tools used by particle physicists are particle accelerators, which use electromagnetic fields to accelerate charged particles to relativistic speeds before they are made to collide inside detectors. The International Linear Collider (ILC), a next generation, 31-kilometer long linear particle accelerator, will smash electron and positron bunches at up to 500 GeV. Located at the ILC detector forward region is the BeamCal, a highly segmented calorimeter detector. The BeamCal specifications for radiation tolerance, noise, signal charge, pulse rate and occupancy pose unique challenges for the instrumentation system. Framed in the design, integration and testing of the Bean IC, a 5-channel application specific integrated circuit (ASIC) planned to meet the BeamCal instrumentation needs, this thesis presents: the development of a new mathematical framework for a design-oriented analysis of discrete-time filters in the discrete-time domain; and the design and implementation of a switched-capacitor (SC) filter for arbitrary weighting function synthesis to be included in the Bean IC, which aims to take full advantage of the introduced mathematical framework.
Enrique Álvarez (MSc 2013), actualmente realizando doctorado en UCSD: CMOS Techniques in Integrated Circuits for Particle Physics Experiments. Particle Physics is the branch of physics that studies the fundamental subatomic particles and their properties. The main tools used by particle physicists are particle accelerators, which have multichannel detector systems around the collision point. The International Linear Collider (ILC), a next generation, 31-kilometer long particle accelerator, will smash electron and positron bunches at up to 500 GeV. Located at the ILC detector forward region, is the BeamCal, a highly segmented calorimeter. The BeamCal specifications for radiation tolerance, noise, signal charge, pulse rate and occupancy pose unique challenges for the instrumentation system. Framed in the design, integration and testing of a 5-channel integrated circuit (IC) to address the BeamCal instrumentation needs, this thesis presents: the development of a design-oriented noise analysis technique for charge amplifiers; the design and implementation of a 10-bit fully-differential successive approximation register (SAR) analog-to-digital converter (ADC) to be included in the BeamCal instrumentation IC, along with the implementation of customized metal-oxide-metal (MOM) capacitors; and the design and implementation of a new SAR ADC architecture, which aims to minimize the energy consumed per conversion by using a passive reference-sharing algorithm.